

Akademie der Wissenschaften der DDR
Ministerium für Hoch- und Fachschulwesen
Akademie der Landwirtschaftswissenschaften der DDR

Laborautomatisierungssystem LAS700

Arbeitsbericht zur Leistungsstufe A2
Zentralinstitut für Kernforschung Rossendorf
Zentrum für wissenschaftlichen Gerätebau Berlin
Ingenieurhochschule Mittweida
Friedrich - Schiller - Universität Jena
Ingenieurhochschule für Seefahrt Warnemünde/Wustrow
Technische Universität Dresden

Veröffentlichung erfolgt auf Beschluss des
Koordinierungsrates von September 1988

Herausgeber
ZfK-Rossendorf
Bereich Wissenschaftlicher Gerätebau
Dr. Peters
Dezember 1988

Akademie der Wissenschaften der DDR
Zentralinstitut für Kernforschung Rossendorf
Bereich Wissenschaftlicher Gerätebau

Pflichtenheft
Laborautomatisierungssystem LAS 700

Beitrag des VK Rossendorf
Leistungsstufe A2

Autoren: Dr. D. Peters
Dr. K.-W. Leege

August 1988

- einer Anschlußsteuerung, die ausgangseitig die Ankopplung zum Bus MPS 4944 bzw. K1520 entsprechend Pkt.1 zweiter Anstrich realisiert. Die beiden Slot-Karten sind als DKL auszuführen.
- Zu entwickeln sind für den I/O-Bus des PC1834 als Slots
- CAMAC-AS (ZfK)
 - AS fuer spezielles Parallelinterface (ZWG)

1.3 Zugehörige Standardsoftware

Alle hardwaremäßig zu realisierenden Kopplungsvarianten werden durch eine entsprechende Betriebssoftware unterstützt. In der ersten Ausbaustufe erfolgt dies in Form von Unterprogrammpaketen oder speziellen Driverrountinen, die in das Betriebssystem (SCP/DCP) des PC eingefügt werden, oder auch durch direkte Anweisungsfolgen auf Hochsprachenniveau (Pascal/C). Als Ziel wird die Realisierung einer Prozesskommunikationsroutine entsprechend Rahmenpflichtenheft angesehen, um die weitestgehend geräteunabhängige Programmierung zu gewährleisten.

Charakteristisch für die Buskopplung des PC's mit der bewährten „alten Technik“ wie CAMAC, MPS 4944, K1520 ist die Struktur eines Monoprocessorsystems. Dadurch arbeitet der Anwender (Experimentator) weiterhin nur mit einem Prozessortyp, d.h. in der Regel auch nur mit einem Programmier- und Betriebssystem.

Der Übergang zu den 16-Bit-PC's muß auch mit dem generellen Übergang zur Hochsprachenprogrammierung verbunden werden. Die Assemblersprache sollte nur noch in Ausnahmefällen bei extremen Echtzeitanforderungen verwendet werden. Diese Vorgehensweise kommt der Orientierung auf Ausführung der Anwenderprogrammierung durch die unterschiedlichsten Fachwissenschaftler sehr entgegen und ermöglicht auch eine entsprechende Effektivität bei der Softwareerstellung.

1.4. Gerätetechnische Voraussetzungen

Bei der Anwendung des CAMAC- und MPS- Systems kommen die bisher verwendeten Gefäßsysteme einschließlich Stromversorgung und Modulsortiment zum Einsatz.

Für den Einsatz des K1520-Systems wird ein Gefäßsystem mit Stromversorgung ähnlich dem MPS 4944 konstruiert und in die Fertigung des ZfK überführt.

2. Kopplung A 7150/EC 1834 mit 8-Bit-Technik über serielles Interface (V24/IFSS) und LAN (ROLANET 1)

Neben der direkten Buskopplung der 8-Bit-Technik (Prozeßmoduln) mit den 16-Bit-PC's wird auch die Kopplung kompletter Rechnersysteme realisiert. Dafür wurden anfangs die vorhandenen seriellen Standard-Interfaces V24 bzw. IFSS genutzt und zukünftig auf Anwendung des LAN "ROLANET 1" orientiert. Der Aufbau derartiger Rechnerverbunde dient der Erhöhung der Leistungsfähigkeit durch Arbeitsteilung. z.B. Datenerfassungsrechner (intelligente Prozeßstation PS / Instrumentierungsrechner IR) und -Auswerterechner (Standard-PC). Hardwaremäßig sind hierfür keine umfangreichen Entwicklungsleistungen mehr zu erbringen, sondern nur die Fertigung und Anpassung (MPS) der entsprechenden Robotron-Karten zu sichern.

Die Realisierung der Software erfolgt in mehreren Etappen:

Ausgehend von der Anwendung unabhängiger Programmiersysteme für die Standard-PC's und PS / IR werden Filetransportroutinen geschaffen, die in wesentlichen den Datenaustausch zwischen den Rechnern dienen. Zur Vereinfachung der Softwareerstellung für die PS/IR wird auf den Standard-PC's ein Crossentwicklungssystem für die U880-Systeme bereitgestellt.

In der nächsten Etappe werden die Dienstprogramme für das ROLANET 1 auch für die MPS- und K1520-Systeme erstellt und damit die prinzipielle Einbeziehung der entsprechenden PS/IR in ein LAN ermöglicht.

Als Zielstellung bleibt die Schaffung einer universellen Prozesskommunikationsroutine für die PS/IR, die die geräteunabhängige Programmierung der PS/IR über die Standard-PC's ermöglicht, so wie es in Rahmenpflichtenheft dargelegt wurde. Dafür sind aber noch umfangreiche grundlegende Untersuchungen notwendig, die nicht unmittelbar an das LAS 700 gebunden sind.

3. Einsatz der 16 Bit-MRT zur Prozesskopplung

Im Rahmenpflichtenheft wurde in Anlehnung an das Kombinat Robotron (A 7150) und an den VEB Numerik (SPS 7000) das Bussystem MMS 16 analog den Siemensstandard AMS-M-Bus als Grundlage des LAS 700 bzgl. der 16 Bit-Prozesskoppeltechnik festgelegt. Das Technische Konzept der Strategie der Automatisierungstechnik des Industriebereiches E/E, auf einer Klausurtagung am 26.5.88 durch die Generaldirektoren der Kombinate EAW, AAB und Robotron beschlossen, bestätigt diese Festlegung.

Zukünftige Automatisierungslösungen der DDR-Industrie werden aus Rechnern, Minirechnern und PC's bestehen, die mit Echtzeitrechnern zur Prozesskopplung auf Basis des SPS 7000 verbunden sind. Diese

Grundaussage entspricht dem des LAS700, begründet im Rahmenpflichtenheft. Bezüglich der Prozesskopplung ist damit die grundsätzliche Übereinstimmung zwischen der Automatisierungsindustrie, des Industriezweiges Werkzeug- und Verarbeitungsmaschinenbau und des WGB der AdW, der AdL und des MHF für das perspektivische System hergestellt .

Beratungen mit kompetenten Vertretern dieser Kombinate haben aber genauso eindeutig ergeben, daß die Versorgung des WGB mit Baugruppenträgern, Stromversorgungsmodulen und Steckeinheiten für die nächsten Jahre bis etwa 1992 nicht abgesichert werden kann. Somit muß im Rahmen der Interessenten des Koordinierungsrates zum LAS700 nach Möglichkeiten der eigenen Fertigung gesucht werden.

3.1. Gefäßsystem, Stromversorgung

Das ZfK Rossendorf übernimmt als Leiteinrichtung des LAS700 die Fertigung für

- 19 Zoll Baugruppenträger
- Stabilisierungsbausteine (Nachnutzung NKM)
- Stromversorgungsblock zur Erzeugung der Rohspannung für die Stabilisierungsbausteine

3.2 Eigenfertigung von Baugruppen des SPS7000

Im Rahmen der AG Rechentechnik des Koordinierungsrates sind Maßnahmen zu erarbeiten und die Verantwortlichkeiten festzulegen, um das bereits in Produktion befindliche Sortiment an Steckeinheiten für den WGB nutzbar zu machen. Über Nachnutzungsverträge sind die Fertigungsrechte zu erwerben.

Im ZfK werden 1989 folgende Steckeinheiten über Nachnutzung in die Fertigung übergeleitet:

- BVET, BVEE
Verlängerung für Systembus (AMS-M-Bus) des A7150 in eine 19 Zoll-Kassette
- Bis 12/88 ist durch WED zu klären~, ob weitere Module des SPS7000 in das Fertigungsprogramm aufzunehmen sind

3.3. Entwicklung von AMS-Baugruppen und deren Oberführung in die Kleinserienfertigung des ZfK

- Analogwerterfassung - allgemein
 - . 16 analoge Differenzeingänge
 - . 16 Meßbereiche 8 unipolare 0...+10V bis 0...80mV
 - 8 bipolare +- 5V bis +- 40mV

- . Verstärkung einstellbar 1 bis 128 in Zweierschritten a3 Bit)
- . ADC-Auflösung 12 Bit
- . ADC-Umsetzungszeit ca 25µs
- . T/H-Erfassungszeit ca 5µs
- . max. Meßrate ca 30000/s (ein Kanal, programmgesteuert)
- . Modes Adreßmodus
- Scan-Modus
- . Steuerung der Messung durch - Auslesen der Datenports
 - externes Taktsignal
 - eingebauten PIT (8253)

- Analogeingabe für Zwecke der Signalanalyse (vergl. SAE 5244)

Die Einheit verfügt über 2 Analogkanäle mit je

- einem Eingabeverstärker variabler Verstärkung
- einem Antialiasingfilter variabler Grenzfrequenz
- einer digitalen Offseteinstellung
- einer visuellen Aussteuerkontrolle
- einer Sample & Hold-Schaltung zur analogen Meßwertspeicherung
- einer gemeinsamen Triggerschaltung
- einem gemeinsamen ADC (C571, C574)
- einem gemeinsamen RAM (8k Byte) zur Meßwertspeicherung

Ein Einchip-Mikrorechner, der über einen PIO an den AMS-Bus gekoppelt ist, ermöglicht eine autonome Betriebsweise des Moduls.

Die Einstellung der Parameter des Moduls erfolgt über Register.

Der Meßwertspeicher ist als Dualport-RAM ausgeführt, auf den sowohl der Einchip-Mikrorechner als auch der AMS-Bus zugreifen kann.

- Analogwertausgabe - allgemein

- . 4 Analogausgänge
- . 24 digitale Ein-/Ausgänge
- . Ausgänge unipolar 0...+10V, 0...20 mA,
 bipolar +-5V, +-10V, +-10mA, +-20mA
- . Auflösung 12Bit
- . Verwendung von 4 Stck PPI (8255) und 4 Stck DAC C565

- Anschlußsteuerung IFLS

Wird entwickelt, wenn mit GRW Teltow ein WTL-Vertrag zustande kommt

- Digitalwertein-/ausgabe

Aufgabenstellung wird bis 12/88 erarbeitet

3.4. Aufgabenstellungen/Projekte für die 2. Etappe des LAS700 nach 1990

3.4.1. Meßwerterfassung für industrielle Umgebungsbedingungen

Die Meßwerterfassung besteht aus einer modular aufgebauten Prozesskoppeleinheit, welche über spezielle Interfaces mit busgesteuerten Modulen verbunden ist. Diese erfassen und verarbeiten die Meßwerte und übergeben die Daten an den PC.

Die Prozesskoppeleinheit schaltet 16 von maximal 64 Eingangskanälen auf einen analogen Bus. Diese ausgewählten Signale werden hoch- und tiefpaßgefiltert, verstärkt und digitalisiert. Hoch- und Tiefpassgrenzfrequenzen, sowie die Verstärkung sind programmierbar. Eingangs- und Ausgangssignale werden bezüglich Grenzwertueberachreitung überwacht. Die Einheit setzt sich aus folgenden Modulen zusammen:

1. Ankoppelmodul

Der Ankoppelmodul passt die ankommenden Prozesssignale konstruktiv und elektrisch an die Erfordernisse der Analogwerterfassung an. Er enthält Eingangsspannungsschutz und Differenzverstärker zur Masseentkopplung. Vorgesehen sind 16 oder 32 Kanäle pro Leiterplatte.

2. Eingangsmultiplexer

Der Eingangsmultiplexer schaltet eine von 64 Meßstellen auf den Analogbus. Dieser Bus dient der Verbindung der analogen Einheiten untereinander und ermöglicht den parallelen Zugriff mehrerer Baugruppen zu einem der Analogsignale. Konstruktiv worden 4 Kanäle pro Leiterkarte realisiert.

3. Wandlerbaugruppe

Die Analogbussignale stellen die Eingangsgrößen der Wandlerbaugruppen dar. Dieser beinhaltet Filter und Verstärkerbaugruppen sowie S&H und ADC. Digitalisiert wird mit einer Auflösung von 10 oder 12 Bit entsprechend eingesetztem ADC-Typ).

Die Übergabe der Parameter vom PC an die Prozesskoppeleinheit erfolgt mittels seriellem Interface. Die Umsetzungsergebnisse des ADCs werden byteparallel zum Controller-Modul im Rechner übertragen. Zum Anschluß der Prozesskoppeleinheit dienen Module:

1. Controller für Meßdatenerfassung
2. Synchronisationseinheit
3. Interface-Koppeleinheit

Der Controller speichert die Umsetzungsergebnisse in einen Dual-Port-RAM, dabei werden 2 getrennte Speicherbereiche verwaltet. Während der

Messung in den Speicherbereich 1 hat der Auswerterechner Zugriff zu Speicher 2. Vorgesehen sind Speicherbereiche $\geq 64\text{kByte}$.

Auf PROM werden verschiedene Grundroutinen für Meßwerterfassung und -verarbeitung bereitgestellt.

Meßroutinen:

- einmalige Erfassung von Fehlern vorgegebener Länge
- zyklische Erfassung und Abspeicherung in Massenspeicher
- Erfassung und Triggerung durch externes Ereignis
- Korrektur- und Kalibrierungsroutinen

Verarbeitungsroutinen

- Mittelwertbildung über vorgegebene Feldlänge
- Streuungsberechnung
- Signalisation von Grenzwertüberschreitungen
- digitale Filterprogramme

Für den PC wird eine Treibersoftware bereitgestellt, welche die Controller-Funktionen weitergehend unterstützt.

Für die Anpassung der Meßwerterfassung an den physikalischen Prozess dient eine Synchronisationseinheit.

Diese hat folgende Aufgaben:

- Timing für Messwerterfassung
- Synchronisation verschiedener Messwerterfassungen miteinander
- Synchronisation von Messwerterfassung und Prozess
- Unterstützung der Triggerung

Die Interface-Kopplungseinheit paßt das serielle Standardinterface des PC an die Erfordernisse der Prozesskoppeleinheit an. Zusätzlich dient die Einheit als Digital-Ein/-Ausgabe zur Steuerung verschiedener Einheiten.

Vorläufige technische Daten:

- maximale Zahl der Eingangskanäle: 64
- Zahl gleichzeitig digitalisierbarer Kanäle: 16
- Verstärkungsfaktoren: 1, 2, 4, 8, 16, 32, 64
- Grenzfrequenzen Hochpass: 0Hz, 0,01Hz, 100Hz
Tiefpass: 10Hz, 300Hz, 1kHz, 10kHz, 100kHz
- ADU Auflösung: 10 oder 12 Bit
- Speicherbereich Meßwerterfassung: $\geq 64\text{kByte}$

3.4.2. Mikrorechnergesteuerte mehrdimensionale Antriebssysteme unter Einsatz des LAS700

Unter diesen Titel ist bis zur Leistungsstufe A3 - 5/89 eine Studie zu erarbeiten und zur A4 - 11/89, die detaillierte Aufgabenstellung.

4. Standard - Applikationssoftware für Meßwerterfassung, -auswertung und Versuchsdokumentation

Aufbauend auf den Prozesskommunikationsroutinen wird für einen der wichtigsten Einsatzfälle des LAS700, die Labormeßwerterfassung und -auswertung, eine anwenderfreundliche Benutzeroberfläche geschaffen.

Dafür werden die international bekannten und zunehmend verbreiteten integrierten Programmpakete 'ASYST' und 'SIGNALYS' auf ihre Implementierbarkeit auf den EC 1834 bzw. A7150 hin untersucht.

Auf der Basis solcher Standard - Applikationssoftware ist eine interaktive oder frei programmierbare Bedienerkommunikation (auf Kommandoniveau) zur Erstellung, Ablaufsteuerung oder Meßwerterfassung, -auswertung, -darstellung, -protokollierung usw. ausführbar.

Vorgefertigte, leicht anpassbare Grafiken, zahlreiche Analyse- und Auswertefunktionen (Statistik-, FFT- Polynomrechnung) sowie die Schnittstellen zu bekannten Datenbank- und Textverarbeitungssystemen bieten den Experimentatoren umfangreiche Unterstützungen und damit eine wesentliche Arbeitserleichterung.

Neben der softwareseitigen Untersuchung zum Einsatz dieser Systeme (Schnittstelle Prozesskommunikation) müssen auch die Hardware-bedingungen genauer analysiert werden, um eventuelle Forderungen für konkrete Modulentwicklungen (z.B. AD/DA-Wandler usw.) abzuleiten, die die Implementierung erleichtern. Auch hier wird ein schrittweises Vorgehen zur Erschließung der vollen Möglichkeiten dieser leistungs-fähigen Softwarepakete, die such einer ständigen Weiterentwicklung unterliegen, notwendig sein.

Maßnahmen:

- genauere Analysen der Programmpakete ASYST und SIGNALYS (Schnittstellen)
- Abschätzung des Adaption- bzw. Implementierungsaufwandes
- Entscheidung, welches Paket zuerst verfügbar zu machen ist
- Ableitung evtl. Forderungen an Modulentwicklung
- Arbeitsversion für Datenverarbeitungsmodul

5. Applikationen des LAS700

Nach der Realisierung des CAMAC-Bussystems durch die Rechner A7100/A7150 und EC1834 kann der 8Bit- Mikrorechner AMCA80 aus dem CAMAC-System für bestimmte Anwendungen substituiert werden. Damit wird es möglich, den in ZfK in Produktion befindlichen Transienten-recorder mit besseren Gebrauchseigenschaften auszustatten. Einerseits stehen dem Anwender die gegenüber den AMCA wesentlich erweiterten Möglichkeiten des 16Bit-MR zur

Verfügung, andererseits kann der im CAMAC-Crate frei gewordene Platz zu einer Aufrüstung des Recorders von der zweikanaligen zu einer vierkanaligen Variante genutzt werden.

Die Umstellung und Erweiterung des zugehörigen Software-Paketes wird gemeinsam mit dem Schaltgerätewerk Oppach, Betriebsteil Dresden durchgeführt.

In ähnlicher Weise kann mit einem Vielkanal-Analysator auf CAMAC-Basis (VKA-C) und dem Prüfrechner PR8 verfahren werden. Für den VKA-C wird noch ein Partner für die Bearbeitung des Software-Paketes gesucht, die PR8-Problematik wird im folgenden Abschnitt detailliert behandelt.

6. Probleme der Prüf- und Maßtechnik

Sowohl die Entwicklungsarbeiten als auch die nachfolgende Kleinserienfertigung von Baugruppen und Geräten mit 16Bit-MRT verlangen neue Meß- und Prüfmittel. In ZfK wurde bereits eine neue Steckeinheit zum Anschluß eines Systems mit AMS-M-Bus an den Prüfrechner PR8 als Labormuster entwickelt. Damit kann bzgl. der Bussignale Logikanalyse betrieben werden und ohne AMS-Baugruppen mit Busherrschaft läßt sich über den PR8 das Bussignalspiel simulieren.

Für Entwicklungsarbeiten steht damit ein wichtiges Hilfsmittel zur Verfügung. Es ist noch zu untersuchen, in wie weit diese Einrichtung für das Prüffeld zweckmäßig ist.

Eine weitere Aufgabe besteht in der Modernisierung des PR8 durch Substitution des AMCA 80 durch einen 16Bit-PC und der damit verbundenen Neu- und Weiterentwicklung des Softwarepaketes, insbesondere für die Prozessoren I8086, 80186 und 80286 zugeschnitten.

Für das Jahr 1989 steht die Aufgabe, für nachgenutzte Baugruppen die notwendige Prüfvorschrift zu erarbeiten und die erforderlichen Prüfmittel bereit zu stellen.

Akademie der Wissenschaften der DDR
Zentrum für wissenschaftlichen Gerätebau Berlin

Präzisierte Aufgabenstellung

Laborautomatisierungssystem LAS700

Beitrag des ZWG Berlin
Leistungsstufe A2

Autoren: Dr. Grubba
August 1988

Beitrag des ZWG zur Leistungsstufe A 2

=====

Der rechentechnische Teil wissenschaftlicher Geräte läßt sich hinsichtlich der Informationsverarbeitung in zwei Komplexe untergliedern:

- A) Echtzeitteil, zur Datenerfassung und -vorverdichtung, auch zur „Vor-Ort-Steuerung“ des Meßvorgangs
- B) Bedien- und Auswerteteil, zur Einstellung der Meßparameter und Auswertung sowie Darstellung der Meßergebnisse.

Einsatz von PC

Das globale Konzept des ZWG sieht dem internationalen Stand und Trend entsprechend dem Einsatz des EC 1834 und später des EC 1835 für den Komplex B vor /1/, /2/ .

Als zukünftige Grundstrukturen stehen an

- autonomer Betrieb des PC, d.h. Ergänzung durch Anwenderbaugruppen im EC-Format sowohl "add-in" (Begrenzung auf 1 bis 3 BG), als auch "add-on" in einem Bestellgefäß zur Ausführung der Funktionen gemäß Komplex A
- verteilter Betrieb des PC, d.h. Kopplung mit autonomen Subsystemen, die den Komplex A repräsentieren, über ein Standardinterface: IFSS bzw. V.24 (langsam)/3/ oder IEC-Bus (schnell, aber aufwendig). Die Subsysteme können elektrisch und konstruktiv beliebig aufgebaut sein, wesentlich sind die o.g. Schnittstellen.

In der Anlage 1 sind erste Ansätze zu den Baugruppen, in der Anlage 2 zur PC-Software beigefügt.

Einsatz von Bedienrechnern

In den Fällen, in denen der PC-Einsatz aus ökonomischen oder bilanztechnischen Gründen nicht zu gewährleisten ist, bleibt als Alternative eine Abrüstung der Funktionen des Komplexes B auf die von einfachen Bedienrechnern, die neben einer Tastatur oder anderen Bedienelementen Anzeigen für relevante Zustände, Parameter und Meßwerte enthalten.

Die Kopplung zum Teil A erfolgt gewöhnlich über langsame serielle Schnittstellen.

Mit Bedienrechnern sind keine Auswertungen möglich, z.B, Spektren-
darstellungen. Hierfür sind ergänzende Lösungen erforderlich, wie
off-line-Auswertung auf einem anderen, dafür geeigneten Rechner. Für
Bedienrechner und deren Einsatz gibt es noch kein abgestimmtes Konzept
des ZWG, jedoch einen Vorschlag zur Verallgemeinerung /3/, Anlage 3.

Quellen

/1/ Konzeption zum Einsatz von Personalcomputern EC 1834 in den
Gerätelinien dem ZWG.

ZWG/ER v. 17.06.88

/2/ Grubbe, K.: Möglichkeiten zur Nutzung des EC 1834 an wissen-
schaftlichen Geräten.

Nachrichtentechnik Elektronik, Berlin 38(1988)8, S. 294 - 295

/3/ Rempel, C.: Concept of an adaptable manual control of Computer driven
scientific devices.

ZwG/U

Anlage 1

 SE IBezeichnung IBusITechn. Beschreibung IStand, Bemerkung
 -----I-----I-----I-----I-----I-----

Universelle Baugruppen

ZWG ER	Universal-Lp.1 Best.-Nr. 2016	XT	IC-Raster	Fertigungsunter- legen vorhanden, bereits je 30... 35 Stück ge- fertigt
"	Universal-Lp.2 Best.-Nr. 2095	AT	Punkt-Raster	
"	Universal-Lp.3 Best.-Nr. 2096	EC	Punkt-Raster	
"	Adapter 1 für K1520-BG	XT	Anschluß einzelner BG, die über I/O- Adressen bedienbar sind (u.a. VIS 3, RAF 512), ohne Treiber	Schaltung erprobt z.Zt. Digitali- sierung, Muster 09/88
ZWG V	Adapter 2 für K1520-BG	XT EC	Busadapter K1520- PC/XT bzw. EC 1834	Schaltungskonzep- tion vorhanden, Digitalisierung in 09/88
ZWG ER	HERCULES- kompatibler Grafikadapter	XT EC	Entsprechend HERCULES-Standard 348 * 720 Pixel, s/w, zusätzlich CGA-Mode	Schaltungsentwurf in Arbeit, Muster II/89, Fertigung ab 1990 möglich (noch nicht be- stätigt)

Spezielle Baugruppen

ZWG DE2	DMA-Adapter für SPD 100	EC, XT	Anschluß des DAP über 8 bit Daten- bus, 3 bit Adreß- bus, 5 bit Steuer- bus, jeweils gepuf- fert über Treiber	Muster liegen vor (K5/0: 12/88), auch nutzbar für andere Aufgaben durch Pkt.-Ra- sterfeld
ZWG G	Digitale Sig- nalverarbei- tungseinheit DSM 1	AT	ADU 12 bit/1 us mit nachgeordnetem U 320T20, für Grundsatzunter- suchungen zur DSV mit DSP	Übernahme der Baugruppe SPK 320/EC (Ent- wicklung des ZKI, Funktionsmuster), belegt 2 Slots
ZWG S	DMI-Adapter für EDR 288	EC	12 bit, mit Zwisch- enspeicher, gepuf- fert, zur schnellen Meßwerteingabe über DMA-Kanal mit Inkre- mentierung der Adres- sen	Muster 09/88

Baugruppen der Kooperationspartner im Rahmen LAS 700

IHS PROLAN-Adapter	EC	Intelligente Interface-BG für PC-PRO mit Schnittstellen für SCOM.LAN, V.24 oder Feldbus (TUM)	Muster ab III/88, Nachnutzung für ZWG beantragt, Pkt.-Rasterfeld gestattet auch andere Anwendungen
	EC	desgl. mit V.11	Variante für ZFT Nachrichtentechnik, Muster IV/88
FSU Digitale Eingabe	XT	24 programmierbare TTL-Ein/Ausgänge	Muster vorliegend, mit Impert-IS I 8255
FSU IEC-Anschluß	XT	IEC-Interface für EC 1834 und anschließbare Geräte	Muster II/89, in Abstimmung mit MKD
IHM ADU/DAU ZEG LC 8681	XT	ADU: 10 bit/30 us, S & H, +5 V, 8 Kanäle DAU: 12 bit	Muster I/89, Fertigung bei IHM/ZEG
IHM ADU ZEG LC 8682	XT	8/10 bit/1 us, S & H, +5 V	Muster II/89, Fertigung bei IHM/ZEG
IHM ADU ZEG LC 8683	XT	12 bit/30 us, S & H, +5 V, 16 Kanäle	
IHM ADU ZEG LC 8684	XT	14 bit/320 ms, +2, 20, 100 V, potentialfrei	z. Z. als Diplomarbeit, Verserie I/90
TUD Interface-ZWGB BG	XT	Universelles, schnelles byte-serielles Interface, 200 KByte/s	Entwicklungsarbeiten aufgenommen
ZfK CAMAC-Adapter W	XT	zum Anschluß von CAMAC-Baugruppen	Muster III/89

Baugruppen von AdW-Instituten

I fH	IDA	EC	Interface-/Design-Adapter für Transputer T 414/T 800	2 Muster 1988, 4 Muster 1989
IMECH KMS	ARTIST 1-kompatibler Grafik-adapter	XT	Entsprechend ARTIST 1-Standard 480 * 640 Pixel, 16 Farben	Schaltungsentwurf in Arbeit, Muster II/89, Fertigung ab 1990
VDE Buch	PADC 10	EC	ADU 13 bit/60 ms., +10 V, 4 Kanäle	Muster I/89, danach Fertigung 10 ... 20 Stck./a
ZKI	ASD-EC 1834	EC	Kopplung EC mit IBT (DMA-Transfer 300 KByte/s)	A4: 2/89, Produktion ab 1990 bei Robotron

Baugruppen der Industriepartner

BWS	Bus-Expander	EC	zum Anschluß von Beistellgefäßen u.dgl.	Muster 1988 von RED/E2 zugesagt
-----	--------------	----	---	---------------------------------

Ansprechpartner

ZWG/ER	Koll. Dr. Grubba Koll. Dr. Quednow	Berlin	6743382 6744756
ZWG/V	Koll. Riedel	Berlin	6744671
ZWG/DE 2	Koll. Päschke	"	6744262
ZWG/G	Koll. Dr. Lüdge	"	6742884
ZWG/S	Koll. Manek	"	6743914
IHS	Koll. Kücklich	Rostock	57337
FSU/LAURA	Koll. Hofmann	Jena	8225626
IHM/ZEG	Koll. Dr. Röhr	Mittweida	58467
TUD/ZWGB	Koll. Dr. Naumann	Dresden	4630
ZfK/W	Koll. Dr. Peters	Dresden	5912086
I fH	Koll. Schwendicke	Berlin	6858001
IMECH	Koll. Koch	K.-M.-Std.	5612110
VDE Buch	Koll. Wagner	Berlin	3462262
ZKI	Koll. Prof. Fritzsche	Berlin	2072289

Software für PC/XT- und PC/AT-kompatible Rechner -
Richtlinie für die Anwendung in wissenschaftlichen Geräten des ZWG
=====

Komplex A (Echtzeitteil, implementiert auf den Anwender-BG)

Autonomes Steuerprogramm (in Assembler, FORTH, Turbo-Pascal oder C)
oder kleines Echtzeitbetriebssystem, je nach den Typ des eingesetzten
Prozessors und der anstehenden Spezifik der Gerätelinie .

Im ZWG mit den U 880 eingeführte Echtzeitbetriebssysteme:
PEST und KOMI.

An der IHM wird ein Echtzeitbetriebssystem konzipiert, das das
Einbinden von Echtzeitanweisungen in Turbo-PASCAL 4.0 gestattet. Es
wird empfohlen, nach Vorliegen der Dokumentation (T.: 09/89) den
Einsatz zu testen.

Auf den Einsatz von BOS 1810 wird verzichtet.

Die Software für den Komplex A wird als gerätespezifische Firmware
deklariert (keine Abstimmungspflicht mit den Software-Zentralen).

Komplex B (Bedien- und Auswerteteil für PC)

Betriebssystem: DCP 3.20 bzw. 3.30 (ab IV/88 verfügbar)

Erweiterungen bei DCP 3.30 u.a.:

- Verwaltung von Festplatten >32 MByte
- Bedienung von 4 seriellen Schnittstellen

Programmiersprache: Turbo-PASCAL 4.0

Tools: z.Zt. nur für Turbo-PASCAL 3 vorhanden,
müssen beschafft oder arbeitsteilig fortgeschrieben
werden (z.B. math. Pakete: ZWG/ES, Grafik: ER, FFT :G)

Softwarepakete

von Robotron: On-line-Komponenten für serielle Schnittstellen TLC
und DAKS
IEC-Bus-Software (ab 1990 von FSU bzw. MKD)
Textverarbeitung TP (zur Dokumentation)
GRAMOS (zur Unterlagenherstellung für die Fertigung)

WBG-spezifische Softwarepakete für die Bedienung, Meßdatenauswertung und -darstellung:

1. Modulare Software für die Signalvorverarbeitung und Datenerfassung (Entwicklung der FSU Jena in Rahmen LAS 700, Entscheid über die Nutzung nach Testung)
Lit.: Döhler, H.: Signalanalyse-Software für Personalcomputer, Nachrichtentechnik Berlin 38(1988)8, 5.295-296
2. WBG-spezifische Bedien- und Auswertesoftware aus den Gerätelinien des ZWG, die für einen multivalenten Einsatz geeignet ist, z.B. Bedienoberfläche für DCP-Rechner (ES)
3. Integriertes Softwarepaket mit folgenden Merkmalen:
 - mathematische Basismodule zur Datenreduktion
 - Module für Funktionaltransformationen
 - Grafikkomponenten zur Meßdatendarstellung
 - IEC-Bus-KommunikationAlle Komponenten sollen interaktiv frei konfigurierbar sein.

Vorbild: ASYST oder ähnliches System.

Entscheid nach Testung und Klärung der Nutzbarkeit bei Geräten, die das ZWG verlassen

Anlage 3

Einsatz vereinheitlichter Bedienmodule

=====

Für wissenschaftliche Geräte einfacherer bis mittlerer Leistungsklasse ist der PC-Einsatz aus verschiedenen Gründen nicht vertretbar.

Durch die Beigabe eines PC werden, vor allem für einfache Geräte, die Kosten durch den einzusetzenden Rechner bestimmt, abgesehen von auftretenden Beschaffungsproblemen.


Weiterhin stellt sich als nachteilig dar:

- relativ hohe Kompliziertheit, vor allem bei einfachen Geräten
- aufwendige Kommunikation zwischen PC und Gerät zur Darstellung des Gerätestatus und Bedienerereingriff
- Vergrößerter Platzaufwand

Durch den Einsatz vereinheitlichter Bedienmodule für unterschiedliche wissenschaftliche Geräte - Unified Control of Arbitrary Design = UCAD - wird die Möglichkeit der Nutzung eines standardisierten Moduls mit vereinheitlichten Schnittstellenprotokoll zur Bedienung und Steuerung des Gerätes, bei unterschiedlichster Gestaltung der Bedienfelder geschaffen. Hierbei werden Vorteile der manuellen Bedienung, wie schneller Eingriff, ständige Statusanzeige, usw., mit der universellen Nutzbarkeit verbunden. Das führt zu einer erheblichen Kostenreduzierung durch Mehrfachnutzung in unterschiedlichen Geräten. Eingebundene Schnittstellen am Modul bieten die Möglichkeit zur Kommunikation mit übergeordneten Rechnern zwecks Datentransfer bzw. Übergabe komplexer Steuerungs- und Regelungsaufgaben (slave-mode des Moduls).

Grundkonzept UCAD

=====



- Schnittstellen

Der Grundgedanke des anpaßbaren, separaten Bedienmoduls beruht auf der Trennung der Eingabe einer Bedienoperation von deren Ausführung im Gerät und der Auswertung von Datenfeldern. Zwischen diesen Vorgängen werden einheitliche Schnittstellen geschaffen.

- Ansteuerung des Bedienfeldes

Zur Eingabe von Kommandos und Parametern, sowie zur Ausgabe von Statusanzeigen und Einzelwerten sind jeweils Ports vorzusehen . --
digitale Einzelanzeigen

- . alpha-numerisches Display
- . quasianaloge Anzeigen (Leuchtbalken)
- . digitale Einzeleingaben (Tasten, Schalter)
- . quasianaloge Eingaben (inkrementale Geber)

- Geräte- und Rechnerschnittstelle

Die Kommunikation mit übergeordneten Rechnern, jeglicher Datentransfer zu Auswerterechnern außerhalb des Gerätes und die Ausgabe der Bedienoperationen zum Prozess erfolgt über geeignete Schnittstellen

- Software

Durch den Einsatz geeigneter Prozeduren ist zu gewährleisten, daß mittels des Schnittstellenprotokolls die vom Bedienfeld eingegebenen Kommandos (z.B. START, STOP, BREAK, CONTINUE usw.) in geeigneter Weise den Geräterechner zur Auswertung übermittelt werden und zu den Kommandos gehörige Parameter und Daten (Ein- und Ausgabe) identifizierbar sind. Die Überschaubarkeit der Lösung soll eine Erweiterung und Anpassung für zukünftige Anwendungen in einfacher Weise ermöglichen.

Koll. Dr. Rempel

Koll. Rösler

Koll. Schiller

Ingenieurhochschule Mittweida
Zentrum Elektronischer Gerätebau

Präzisierte Aufgabenstellung

Laborautomatisierungssystem LAS700

Beitrag des ZEG Mittweida
Leistungsstufe A2

Autoren: Dr. Saupe
August 1988

Bericht zum Stand A2 im Forschungsthema "Labor- und Experimentautomatisierung auf Basis von 16 Bit-Mikrorechnersystemen" als Beitrag zum Laborautomatisierungssystem LAS700

Entsprechend der Nomenklatur der Arbeitsstufen und Leistungen von Aufgaben des Planes Wissenschaft und Technik (GBL.I Nr. 1/1987) Arbeitsstufe A2 - (Erarbeitung des Lösungsweges) wird dieser im vorliegenden Bericht anhand des Pflichtenheftes aufgezeigt. Zum bestätigten Pflichtenheft ergeben sich keine prinzipiellen Änderungen. Es sind jedoch auf Grund des gegenüber des A1 vorhandenen Erkenntnisstandes Präzisierungen erforderlich.

1. Theoretischer Vorlauf

Für die Schnittstellenkonzeption Prozesselektronik - Recheninterface Softwareschnittstellen hat sich das bereits erarbeitete Konzept /1/ bestätigt. Eine weitere Verifizierung bezüglich der Hardwareinterfaces spezieller Bussystems (AMS-BUS, IBM-BUS) hat sich nicht bewährt. Die Definition dieser internen Schnittstelle ist zwar möglich, bedarf jedoch bei der Realisierung eines beträchtlichen Aufwandes. Die Modifizierung sollte durch den Hardwareentwickler jeweils selbst vorgenommen werden. Damit entsteht eine nicht zu standardisierende Schnittstelle zwischen Prozesselektronik und Rechnerinterface. Beim Rechnerinterface haben sich Portkopplung, 2-Tor-Speicher-Kopplung und Rechnerkopplung bewährt. In Abhängigkeit von den konkreten Anforderungen sind diese einzusetzen. Es entsteht die im Bild 1 dargestellte Lösungsmenge als jeweils zu modifizierende Baugruppen. Bei der Schnittstellenkonzeption für die Software liegt ebenfalls das in /1/ dargestellte Konzept zugrunde. In der ersten Phase wird ausschließlich auf eine Systemkompatibilität zu MS-DOS-Rechnern orientiert.

Die für die 16 Bit-Technik eingesetzten Prüfverfahren wurden untersucht. Die Ergebnisse sind im Forschungsbericht „Perspektivische Entwicklung der Prüftechnik/Prüfverfahren im Prüffeld des ZEG" /2/ zusammengefaßt. Im Ergebnis ist festzuhalten, daß die Prüfung der unbestückten Leiterplatte, der Funktionstest bei der Prüfung bestückter Leiterplatten und die Prüfung präziser Analogtechnik mittels herkömmlicher Messtechnik Schwerpunkte bilden. Eine Präzisierung der

Ergebnisse und die Erarbeitung eines Maßnahmeplanes sind als Ergänzung des Forschungsberichtes nachzureichen,
 Die Orientierung auf die Schaltkreisfamilie 80286/386 als langfristige rechentechnische Basis für die Experimentautomatisierung bleibt erhalten, ebenso die Arbeiten auf der Basis der Programmiersprache FORTH.

/1/ Saupe, V., Lämmel, J.:

Ein Modell zur Labor- und Experimentautomatisierung, in:
 Feingerätetechnik 35(1986)7.

/2/ Parthier, R., Fröhlich, T., Nowak, E.:

Perspektivische Entwicklung der Prüftechnik/Prüfverfahren im Prüffeld des ZEG




Bild 1: Loesungsmenge des LC 86-System

2. Weiterentwicklung des modularen Labor- und Experimentautomatisierungssystems LC 85 zu einem 16 Bit-System (LC86)

1. Stufe

Es ergibt sich folgender Arbeitsstand:

Modul 1: Das Funktionsmuster ist erstellt. Der Vorserienbeginn ist IV/88

Modul 2: Am Funktionsmuster wird gearbeitet.

Modul 3: Das Funktionsmuster ist erstellt. Die Dokumentation 1 liegt vor. Eine Weiterentwicklung ist auf Grund der Nichtverfügbarkeit des Wandlerschaltkreises (KWH) nicht möglich. Die Entwicklung wird ausgesetzt. Eine Nachnutzung ist möglich.

Modul 4: Es war der Einsatz eines EPLA-Schaltkreises (Import SU) geplant. Der Zieltyp aus DDR-Produktion entspricht nicht dem Muster. Die Entwicklung wird ausgesetzt. Gemeinsam mit der Sektion Informationselektronik erfolgt die Einsatzvorbereitung zur DDR - EPLA.

Die Entwicklung der Transverterbaugruppe ist abgeschlossen. Die Unterlagen stehen zur Verfügung. Eine Platzoptimierung wird angestrebt.

2. Stufe

Die zu entwickelnden Module werden wie folgt bei Erhöhung der Leistungsparameter konkretisiert.

1. A/D-D/A-Wandler LC 8681

ADW: 8-Kanäle, 10 Bit, ca 30 Mikrosek. Wandlungszeit,

S & H, +/- 5V Messbereich

DAW: 12 Bit

2. A/D-Wandler LC8683

8/10 Bit, ca. 1 Mikrosek. Wandlungszeit,

S & H, +/- 5V Messbereich

3. A/D-Wandler LC8683

16 Kanäle. 12 Bit, ca. 30 Mikrosek. Wandlungszeit,

S & H, +/-SV Messbereich

Auf Grund der Verfügbarkeit nur eines IBM-kompatiblen PC werden die Entwicklungen für diesen Rechnertyp ausgeführt. Die angestrebte Modifizierbarkeit der Lösungen für den AMS-Bus bleibt erhalten. Da kein AMS-Bus-kompatibler Rechner zur Verfügung steht, kann keine praktische Umsetzung auf diesen Bustyp erfolgen. Damit entstehen bis zur A4 ausschließlich IBM-Buskompatible Module in Entwicklung, Überleitung und Vorserienfertigung.

3. Untersuchungen zu Prüfsystemen zur Inbetriebnahme und Prüfung von elektronischen Modulen und Geräten der 16 Bit-Technik unter den Bedingungen der Kleinserienfertigung

3.1. Schlussfolgerungen aus den Forschungsbericht Prüftechnik für weitere Themenbearbeitung

Im Ergebnis der durchgeführten Untersuchungen in Rahmen dieses Forschungsberichtes wird die Arbeit in Forschungsthema mit folgenden Schwerpunkten fortgesetzt, bzw. es wird folgender Standpunkt zu Aspekten des Forschungsgegenstandes bezogen.

Unbestückte Leiterplatten werden von KFZ des ZEG als Finalprodukt hergestellt. Aus diesen Grund ist eine Prüfung der Leiterplatten unumgänglich. Sie ist im KFZ durchzuführen. Die Voraussetzungen zum Prüfen sind aber innerhalb dieses Themas zu schaffen.

Prüfen der unbestückten Leiterplatten mittels eines Testsystems mit Universaladapter ist unter den Kleinserienbedingungen des ZEG unökonomisch und auch in Eigenleistung nicht realisierbar. Deshalb ist ein Leiterplattentester auf der Basis zweier x - y-steuerbarer Sondertaster zu entwickeln und zu erproben. Dabei sind Erfahrungen anderer Einrichtungen zu nutzen.

Funktionstest

Der Funktionstest als statischer Funktionstest wird auch für periphere Module von 16 Bit-Systemen in Prüffeld des ZEG dominierend sein.

Inwieweit bei der Prüfung von 16 Bit-Rechnereinheiten die CPU für statischen Test zu emulieren ist oder im Schaltungsverband bleiben kann, muß in der Praxis untersucht werden. Dynamische Funktionstests sind bis auf Detailuntersuchungen als Muttermaschinentest zu konzipieren.

Prüfung von Analogbaugruppen

Zur Prüfung von ADU sind die notwendigen Voraussetzungen (Meßmittel, Prüfräume) zu schaffen. Als Lösung zur Prüfung von ADU bis 14 Bit

Auflösung ist eine hochgenaue programmierbare (16 Bit Auflösung) mit Hilfe eines Sonderimportes zu realisieren. Damit kann die statische Prüfung von Analogbaugruppen durchgeführt werden. Dynamische Untersuchungen sind mit konventioneller Messtechnik (Oszillograph, Generator) auszuführen.

Prüfung SMD - bestückte Baugruppen

Auch in den nächsten Jahren wird auf Grund der Verfügbarkeit von SMD - Bauelementen nur ein Einsatz in Mischbestückung wirksam. Es lassen sich nur ausgewählte Teilfunktionen in SMT realisieren. Diese Funktionsblöcke werden als kleinste auswechselbare Einheit aufgefaßt, die nur in Ausnahmefällen und dann unter Laborbedingungen im Fehlerfall bis zur internen Fehlerursache analysiert werden. Deshalb sind im Rahmen des Forschungsthemas keine weiteren Massnahmen zur Prüfung von SMD bestückten Baugruppen vorgesehen.

3.2. Präzisierung der Aufgabenstellung aus dem Pflichtenheft

- Auf Grund der fehlenden Verfügbarkeit von 16 Bit-Rechentechnik wird die Realisierung des Prüfsystems mit 16 Bit-Steuerrechner auf 9/89 - verschoben. Statt dessen erfolgt die verstärkte Softwarepflege für das Prüfsystem mit CA/A-kompatiblen 8 Bit-Rechnern.

- Entwicklung eines LC-Moduls mit passiven und aktiven Testhilfen

T.: 12/89

- In Circuit-Tester stellen unter den Bedingungen der Kleinserie keine effektive Prüfmöglichkeit dar. Die Entwicklungen zur Labor-In-Circuit-Testsr werden präzisiert zu Entwicklungen von Software und Hardware, um Elemente des In-Circuit-Tests auf dem Prüfrechner MCP 80 zu implementieren.

T.: 12/89

- Signaturanalyse wird am Beispiel des Analysators 447978-9 ZV4 (VEB Numerik) untersucht und Beispielprüfungen entwickelt.

T.: 7/89

Friedrich-Schiller-Universität Jena
Sektion Technologie für den WGB
Technikum LAURA

Präzisierte Aufgabenstellung
Laborautomatisierungssystem LAS700

Beitrag der Friedrich-Schiller Universität Jena
Leistungsstufe A2

Autoren: Prof. Dr. sc. techn. G. Entreß
August 1988

Beiträge der FSU zum LAS 700 durch Pilotlösungen 'Signalmapping'

Themen der Pflichtenhefts	MFR-Nr.	Auftraggeber	Stufe	Termin
„Technische Diagnose und Signalmapping“	1.04	Rektor	A4	10/90
"Entwicklung von Verfahren und dazugehöriger 16 Bit-Rechentechnik zur Realisierung intelligenter Meßinformationsverfahren zur Signal- und Bildanalyse beim EEG-EP-Mapping und technischen Diagnose"	M 40	RfG	A4	3/91
"SQUID-Mshrkanaalwapping"	2.14	ZFW	A4	1/91
"LAS 700-Pilotlösung AES-Mapping"	2.14	GD WGB	A4	12/89
"Erfassung der Feingestalt (Rauheit, Defekte) von glatten technischen Oberflächen mit optischen Methoden"	7.02	KCZ	G4	1/90
„MIKROPROF-FEINMESZ“	7.02	KCZ	G4	6/90

Zusammengestellt und bearbeitet an der Sektion Technologie/ Technikum
LAURA

1. Mappingverfahren

Die parallele vielkanalige Erfassung und Verarbeitung von Meßsignalen räumlich oder flächenhaft verteilter Meßpunkte (Sensoren) mäßiger Anzahl und die erkenntnisfördernde bildhafte Darstellung des verarbeiteten Meßsignalfeldes wird als Mapping bezeichnet.

Das Signalmapping kann durch 3 aufeinanderfolgende Stufen dargestellt werden:

- Meßsignalgewinnung
- Meßwertübertragung und -vorverarbeitung durch Hard- und Firmware
- Meßwertverarbeitung durch mathematische Modellierung und Applikationssoftware

Mappingverfahren gewinnen zunehmend an Bedeutung /1/, /2/. /3/, /4/.

Mathematische Modellierung, Interpolationsmodelle, rechentechnische Meßsignalaufbereitung und komfortable Analysemethoden machen das Mapping

für viele meßtechnische Fragestellungen sowie auch für spezielle Anwendungen z.B. in Medizin, Hochtechnologie sowie Maschinen- und Gerätediagnostik besonders geeignet.

Die Mikroelektronik, verbunden mit der Miniaturisierung intelligenter Sensoren, eröffnet ökonomisch vertretbare Lösungen mit Breitenwirkung. Die 16-Bit- und 32-Bit-Rechentechnik erschließt immer anspruchsvollere Anwendungsfälle durch höhere Verarbeitungsleistung und komfortablere grafische Darstellungsmöglichkeiten,

2. Stand der Arbeiten an der FSU Jena /8/

Generell ist festzustellen, daß an der FSU Jena gute Voraussetzungen zur Bearbeitung von Problemen des Signalmappings bestehen.

1. Es existieren anspruchsvolle Lösungen zum EEG-Mapping auf 8 Bit-Niveau (Bereich Medizin/Institut für Pathologische Physiologie; Sektion Mathematik/WB Stochastik, bei Unterstützung durch die Sektion Technologie/Technikum LAURA). Die Realisierung erfolgte in enger Zusammenarbeit mit VEB Maxhütte Unterwellenborn, SKET Magdeburg und VEB Elektronik Gera /6/.
2. Es liegen erprobte Grundlösungen zum MKG-Mapping durch 5-kanalige Erfassung biomagnetischer Felder auf der Basis von Josephson-Tunnelementen (Supraleitung) vor (Sektion Physik/WB Detektorenphysik, PTI der AdW). Damit liegen entscheidende Voraussetzungen für anspruchsvolle MKG- und MEG-Meßanordnungen vor, die mit dem Signalmapping kombiniert werden.
3. Es wurde eine Grundlösung zum AES-Mapping für ein Auger-Elektronen-Spektrometer mit 8-Bit-Rechentechnik auf dem Niveau von low-cost-Systemen entwickelt (Sektion Physik/WB OKS, Sektion Technologie/Technikum LAURA). Einige Leistungsparameter des Gerätes (Auswertelgorithmen) reichen an die von Mittelklassensystemen heran.
4. Es wurde als Voraussetzung zum STREUIX-Mapping das automatisierte Streulichtgoniometer STREUIX 1 zur Messung der Streuindikator von glatten, technischen Oberflächen für Messungen in einem azimutalen Schnitt aufgebaut (Sektion Technologie/WB Technische Optik). Die Steuerung und Auswertung der Messung erfolgt mit dem Mikrorechner MC 80.30.

5. Es liegen erprobte Grundlösungen zum INQUAMESS-Mapping durch 6-kanalige Erfassung der qualitätsbestimmenden Parameter von Spiralbohrern auf der Basis induktiver Feinzeiger im dynamischen Betrieb mit 8-Bit-Rechentechnik vor (Sektion Technologie/WB Prüftechnik). Sie dienen als Voraussetzung für produktionsbegleitende Qualitätssicherungssysteme entsprechend Ford Q 101, die durch Signalmapping leistungsgesteigert werden sollen.
6. Universelle gerätetechnische und programmtechnische Komponenten der fünf Pilotlösungen werden als Module des Laborautomatisierungssystems LAS 700 /9/ erarbeitet und für den WGB hergestellt. Dabei gibt es eine enge Kooperation und Abstimmung, insbesondere zwischen Sektion Technologie/Technikum LAURA und ZEG Mittweide, IH Warnewüdo-Wustrow, ZfK Rossendorf sowie anderen Einrichtungen des WGB im Hochschulwesen und der Akademie.
7. Mit den insgesamt eingesetzten und koordinierten Kapazitäten für Forschung und WGB (siehe Pflichtenhefte /5/, /6/, /7/, /10/, /11/, /12/, die für diese Aufgabe wirksam werden und der materiell-technischen Basis der FSU bzw. der Universitäten und Hochschulen sowie AdW-Einrichtungen auf dem Gebiet der 16Bit-Rechentechnik sowie den Kooperationsbeziehungen sind die entscheidenden Voraussetzungen zur Realisierung von Pilotprojekten auf 16-Bit-Niveau bis 12/1989 gegeben.

Für das LAS 700 werden die Arbeitsgebiete zur Laborautomatisierung charakterisiert durch:

- 1.) Beispiele für komplexe Automatisierungslösungen, die kurzfristig wirksam worden
- 2.) Entwicklung von Einbau- und Prezeßmoduln für Automatisierungslösungen auf 16-Bit-PC-Basis
- 3.) Kopplung von Instrumentierungsrechnern und PC über ein Interface oder LAN.

Daraus leitet sich die Aufgabenstellung für das Technikum LAURA der FSU Jena an der Sektion Technologie ab, eine Pilotlösung zum Auger-Elektronen-Spektroskopie-Mapping als komplexe Automatisierungslösung zu realisieren und daraus Komponenten für das LAS 700 und damit für weitere Pilotlösungen bereitzustellen.

3. Universelle WGB-Hardware- und Firmware-Komponenten der FSU Jene für das LAS 700, abgeleitet aus den Pilotprojekten Signalmapping

3.1. 6-Kanal-EEG-ADU :

Die 16-Kanal-ADU-Baugruppe wird entsprechend den in Rahmenpflichtenheft LAS 700 /9/ empfohlenen MMS-16-Bussystem realisiert. Sie besitzt folgende Parameter:

- 2 ... 16 Kanäle, optoisoliert (größer 3,8 kV)
- Abtastrate bis 2,5 kHz, 16-kanalig
- Auflösung 12 Bit bis 20 kHz 2-kanalig (programmierbar)

3.2. PIO-Slotkarte (IBM PC/XT; EC 1834):

Die PIO-Slotkarte dient der schnellen Datenübertragung und digitalen Steuerung. Sie wird auf der Basis des Schaltkreises 8255 aufgebaut und besitzt folgende Parameter:

- 24 digitale E/A-Kanäle, davon 8 bidirektional über Bustreiber herausgeführt,
- Interruptfähigkeit,
- maximale Datenübertragungsrate 20 KByte/s

3.3. MEG-ADUs

Die 8-Kanal-ADU-Baugruppe wird entsprechend den in Rahmenpflichtenheft LAS 700 /9/ empfohlenen MMS-16-Bussystem realisiert und besitzt folgende Parameter:

- 1 ... 8 Kanäle,
- Abtastrate 1 ... 5 kHz
- Auflösung 10 Bit

3.4. Lichtwellenleiterübertragungseinrichtung:

Die Lichtwellenleiterübertragungseinrichtung gewährleistet die galvanische Entkopplung zwischen Einheiten zur Datenübertragung. Sie ist unempfindlich gegenüber elektrischen und magnetischen Störfeldern und besitzt folgende Kennwerte:

- Datenübertragungsrate 1 MBit/s,
- Wellenlänge 0,85 μm ,
- Übertragungstrecke bis 1 km,
- TTL-Ein- und Ausgangspegel

3.5. Signalprozessorkarte SPK 320/16:

Die Signalprozessorkarte SPK 320/I6 ist paßfähig zum LAS 700. Sie wird von ZKI nachgenutzt (keine Eigenentwicklung der FSU).

3.6. Universeller Interface-Converter:

Der „Universelle Interface-Converter“ dient der Kopplung von seriellen und parallelen Interfaces. Folgende serielle und parallele Interfaces sind integriert:

- V.24
- IFSS,
- Centronics,
- IFSP,
- spezielle Bedingungen des SD 1154,
- spezielle Bedingungen der elektronischen Schreibmaschine S 6005.

3.7. IMS-2-Schnittstelle:

Die IMS-2-Schnittstelle für den MMS-16-Bus realisiert das bitparallele byteserielle Interface gemäß IEC 625. Folgende Interfacefunktionen können genutzt werden:

- Sourcehandshake 1,
- Acceptorhandshake 1,
- Talker 1,
- Talker 5,
- Listener 1,
- Listener 3,
- Service-Request 1,
- Remote-Local 1,
- Parallel-Poll 1,
- Device-Clear 1,
- Device-Trigger 1.

3.8. Instrumentierungsrechner INQUAMESS UPCI 1001:

Der Instrumentierungsrechner INQUAMESS UPCI 1001 dient zur Meßwertaufnahme, -vorverarbeitung und -verdichtung. Er basiert auf einen Einchipmikrorechner U 8840 und besitzt folgende technische Daten:

- 12-Bit-ADU (1 Kanal mit 20 kHz Auflösung),
- 16 digitale Eingabeleitungen,
- 24 digitale Ausgabeleitungen,
- 1 Standardschnittstelle V.24,
- Erweiterungen sind durch Steckmodule möglich

Literaturnachweis

- /1/ Konzeption zur Entwicklung der Forschungstechnik, des Wissenschaftlichen Gerätebaus und der Forschungstechnologie des Hochschulwesens der DDR in Zeitraum 1986-1990
- /2/ Entwicklungskonzeption der HFR 2.14 "~Experimentelle Methoden der Physik und Grundfragen des Wissenschaftlichen Gerätebaus" für den Zeitraum 1986-2000 mit Schwerpunktaufgaben für den Wissenschaftlichen Gerätebau - Geräte- und Verfahrensentwicklung" für den Zeitraum 1985-1995
- MHF Berlin, November 1984
- /3/ Zwiener, U.; Witte, H.; Entreß, G.; Günzel, M.: Konzeption der Datenverarbeitung und der Hardware zum EEG-MEG-Mapping. FSU Jena. November 1986
- /4/ Leistungsheft für das interdisziplinäre Projekt "Mehrkanalsignalmapping", FSU Jena. Sektion Technologie. Technikum LAURA, November 1986
- /5/ Pflichtenheft "Technische Diagnose und Signalmapping", FSU Jena, Sektion Mathematik. Juni 1988
- /6/ Staatsplanthema (Vorschlag): Entwicklung von Verfahren und dazugehöriger 16-Bit-Rechentechnik zur Realisierung intelligenter Meßinformationsverfahren zur Signal- und Bildanalyse beim EEG-EP-Mapping und technischen Diagnose. FSU Jena, Bereich Medizin, Juni 1988
- /7/ Pflichtenheft: "SQUID-Mehrkanalmagnetografie", FSU Jena, Sektion Physik, Juli 1988
- /8/ Unangst, O.: "Signalmapping". Manuskript
FSU Jena. Prorektorat für Naturwissenschaft und Technik. Juli 1988
- /9/ Rahmenpflichtenheft "Laborautomatisierungssystem LAS 700", AdW der DDR, ZfK Rossendorf, Bereich WGB, November 1987
- /10/ Pflichtenheft "LAS 700-Pilotlösung-AES-Mapping" FSU Jena, Sektion Technologie, August 1988
- /11/ Pflichtenheft "Erfassung der Feingestalt (Rauheit, Defekte) von glatten technischen Oberflächen mit optischen Methoden", FSU Jena, Sektion Technologie, Juli 1988
- /12/ Pflichtenheft "MIKROPROF-FEINMESZ", Kombinat VEB Carl Zeiss JENA, Forschungszentrum, Oktober 1987

1. 16-Kanal-EEG-ADU

Bearbeiter: Dipl.-Ing. Kaleta, Sektion Mathematik, WB Stochastik, Tel.: 82 24244

Die 16-Kanal-ADU-Baugruppe wird entsprechend dem im Rahmenpflichtenheft LAS 700 empfohlenen MMS-16-Bussystem realisiert, sie besitzt folgende Parameter:

- 2 ... 16 Kanäle optoisoliert (3,8 kV)
- Abtastrate bis 2,5 kHz (16-kanalig)
- Auflösung 12 Bit bis 20 kHz, 2-kanalig (programmierbar)

T.: 1/89 Fertigstellung der Karte

2. PIO-Slot-Karte zur digitalen Ein-/Ausgabe

Bearbeiter: Dr. sc. techn. H. Rothe, Sektion Technologie, Technikum LAURA, Tel.: 82 24362

Für den Personalcomputer EC 1834 (bzw. IBM-PC/XT) ist eine buskompatible Steckereinheit mit parallelen Interface zu entwickeln. Diese Einheit ist für die schnelle bidirektionale Datenübertragung (Meßwertübertragung zwischen Instrumentierungsrechner und PC) sowie für Aufgaben der digitalen Steuerung prozeßspezifischer Komponenten in Mapping-Systemen (Steuerung der Verstärker beim MEG-Mapping) vorgesehen.

Die Slot-Karte soll auf der 3-Port-PIO 8255 bzw. dem Äquivalenztyp KR 580 WW 55 A basieren. Sie ist mechanisch und elektrisch kompatibel zum IBM-PC/XT sowie zum EC 1834 zu gestalten. Die Karte soll über 24 digitale E/A-Kanäle, von denen 8 über einen bidirektionalen Bustreiber herausgeführt sind, verfügen. Die Modi 0, 1, 2 des 8255 sollen vollständig zugelassen werden. Die Reaktion auf Interrupts der Peripherie muß möglich sein. Die maximale Datenübertragungsrate bei einer CPU-Taktfrequenz von 8 MHz soll über 20 KByte/s im Handshakebetrieb betragen. Die Slotkarte ist für digitale Steuerungen und schnelle Datenübertragungen geeignet.

- | | |
|--|-----------|
| 1.) Aufbau und Test eines Funktionsmusters | T.: 7/88 |
| 2.) Leiterplattenentwurf der Slot-Karte | T.: 10/88 |
| 3.) Überführung in die WGB-Produktion | T.: 1/89 |

3. MEG-ADU

Bearbeiter: Dipl.-Ing. Th. Lindenlaub, Sektion Technologie, Technikum LAURA, Tel.: 82 22131

In Zusammenarbeit mit der Sektion Physik, WB Detektorenphysik, ist ein mehrkanaliger AD-Wandler (MEG-AOU) zu entwickeln, der die Umsetzung und Übertragung der durch die SQUID-Gradiometersysteme erfaßten Meßsignale realisiert. Folgende Parameter sind zu erreichen:

- Übertragungsrate 1 bis 5 kHz/Kanal
- Kanalanzahl 8
- Auflösung 10 Bit

Es ist eine Anpaßschaltung für eine Lichtwellenleiterübertragungseinrichtung zu entwickeln.

- | | |
|---|-----------|
| 1.) Entwurf und Funktionsnachweis eines ADU-Kanals | T.: 11/88 |
| 2.) Entwurf der Steuerung für 8 Kanäle und der Signalserialisierung | T.: 2/89 |
| 3.) Funktionsnachweis für die 8-kanalige Umsetzung | T.: 4/89 |
| 4.) Entwurf und Anpassung der Übertragungsschaltung | T.: 6/89 |
| 5.) Leiterplattenentwurf | T.: 8/89 |
| 6.) Fertigstellung des AD-Wandlers | T.: 10/89 |

4. Lichtwellenleiterübertragungseinrichtung

Bearbeiter: Dr.-Ing. A. Reinsch, Sektion Technologie, Technikum LAURA,
Tel.: 82 22132

Grundvoraussetzung für die praktische Realisierung des Mappings biomagnetischer Meßsignale ist die galvanische Entkopplung von Sensoren, Übertragungsstrecke und Auswerterechner. Es ist eine Sendeeinheit für die Informationsübertragung per Lichtwellenleiter mit folgenden Parametern aufzubauen:

- Übertragungsrate bis 1 MBit/s
- Wellenlänge 0,85 μm
- Übertragungsstrecke bis 1 km
- TTL-Ein- und Ausgabepegel

- | | |
|---|-----------|
| 1.) Entwurf eines Funktionsmusters | T.: 4/89 |
| 2.) Fertigstellung eines Funktionsmusters | T.: 8/89 |
| 3.) Erstellung der Steuersoftware | T.: 9/89 |
| 4.) Leiterplattenentwurf der Slot-Karte | T.: 10/89 |
| 5.) Überführung in die WGB-Produktion | T.: 12/89 |

5. IMS-2-Schnittstelle

Bearbeiter: Dipl.-Ing. B. Slowik, Sektion Technologie, Technikum LAURA,
Tel.: 82 22132

Die IMS-2-Schnittstelle realisiert das bitparallele, byteserielle Interface gemäß IEC 625. Es werden in der DDR verfügbare Bauelemente eingesetzt. Die Steuerung erfolgt vorzugsweise durch Software unter MS-DOS.

1.) Untersuchung verschiedener Lösungsvarianten eines IMS-2-Controllers

T.: 2/88

2.) Aufbau und Test der von ZMD Dresden nachgenutzten IMS2-Platine
„Controller 87“

T.: 9/88

3.) Nachnutzung von Software zum Betreiben des "Controllers 87" unter
CP/M 86 und Entwicklung von Software für MS-DOS

T.: 1/89

4.) Weiterentwicklung der IMS-2-Platine "Controller 87"

T.: 2/89

5.) Fertigstellung der getesteten Hard- und Software für den
weiterentwickelten IMS-2-Controller für das MMS-16 und Überführung
in die WGB-Produktion

T.: 6/89

Ingenieurhochschule für Seefahrt Warnemünde / Wustrow
Direktorat wissenschaftlicher Gerätebau

Präzisierte Aufgabenstellung
Laborautomatisierungssystem LAS700

Beitrag des Ingenieurhochschule Warnemünde
Leistungsstufe A2

Autoren: Dr. Lübcke
August 1988

Bericht zum Stand der Arbeiten am Projekt PC-PRO zum Zeitpunkt der A2-Vorteidigung des Themas LAS 700

Die Arbeiten an Thema PC-PRO konzentrieren sich auf folgende Aufgaben:

Hardware:

- Entwicklung und Produktionsüberführung der PROLAN-Karte (Slotkarte für den EC1834 mit ZRE, SCOM-LAN, V.24, IFSS)

Stand:

Übergabe der Unterlagen und Muster an das Kombinat Robotron erfolgte, Beginn der Fertigung von Leiterplatten für den Eigenbedarf, Weiterführung der Entwicklungsarbeiten an der PROLAN-Karte (Version mit ZRE, SCOM, V.11-Schnittstelle und Version mit ZRE und Universalverdrahtungsfeld)

Termin 12/88

- Entwicklung von 2 Versionen der Prozeßstation

Version 0: PROLAN-Karte mit Zusatzkarte (diese trägt die Prozeßperipherie (binär Ein- und Ausgabe, Analog-Eingabe

Termin 12/88

Version 1: Die Version 1 entspricht der mehrfach vorgestellten 2-Prozesserlösung (2x Z80) mit Netzteil, Gehäuse und Prozeßperipherie. Diese Karte befindet sich beim Layoutentwurf im ZWG Berlin (erstes Muster bis 1/89 (abhängig von Leiterplattenhersteller)).

Es wurde mit der Entwicklung folgender E/A-Karten für die Prozeßstation 1 begonnen:

- 16 Bit binaer Eingabe, potentialgetrennt, 24V-Technik,
 - 8 Bit binaer Ausgabe, potentialgetrennt, 24V-Technik,
 - 8 Relais (mit Umschaltkontakten)
 - 16 Kanal single- / 8 Kanal differenz-Analog Eingabe (10 Bit / 22 µsec/Kanal Umsetzzeit)
 - Testkarts mit einer PIO und Universalverdrahtungsfeld
- Entwicklung eines Entwicklungs- und Testplatzes für den MINIBUS der Prozeßstation - bestehend aus Busemulator (für dynamische Busgenerierung) und Bustester (statische Signalgenerierung)

Leiterplatten in NANOS-Format mit K1520-Bus Muster liegen bis 2/89 vor

- Gehäuseentwurf

Der Entwurf des Gehäuses einschließlich der Baugruppenaufnahme für die Prozeßstationen 0 und 1 wird bis 3/89 weiterbearbeitet.

Muster für die Prozeßstationen liegen vor.

Software:

- Das Echtzeitbetriebssystem für die Prozeßstationen auf der Basis von FORTH ist mit den Grundsystemdiensten kurz vor der Fertigstellung.

Untersuchungen bezüglich Reaktionszeiten schliessen sich an.

- Es laufen Arbeiten zur Benutzeroberfläche auf den Master-PC. Die Untersuchungen beziehen sich auf die Nutzung von GEH und PASCAL 4.x.

Es sind dabei noch nutzbare Lösungen entstanden.

- Es ist eine Konzeption für eine Prozeßdatenbank in Bearbeitung (verteilte Datenbank. relationales Modell).

- Für die Umladerphase der Prozeßstation existiert Grundsoftware, die verschiedene Hardwaretests ausführt und anschließend ein SCOM-LAN auf ein Betriebssystem und eine Applikation wartet. Es ist möglich, beliebige auf die Hardware zugeschnittene Programme zu laden und zu starten. Darauf aufbauend wird z. Zt. ein verteiltes System auf FORTH-Basis für die Test- und Inbetriebnahmephase implementiert.

- Die Einbindung des SCOM-LAN wird bearbeitet und beinhaltet Test- und Kommunikationsdienste als abgeschlossenes Paket mit definierten Schnittstellen.

- Im Januar wird eine Veranstaltung für Kooperationspartner zur Software-Schnittstellenproblematik in System PC-PRO stattfinden.

Technische Universität Dresden
Zentrum Wissenschaftlicher Gerätebau und
Forschungstechnik

Präzisierte Aufgabenstellung
Laborautomatisierungssystem LAS700

Beitrag der TU Dresden ZfK
Leistungsstufe A2

Autoren: Dr. Naumann
August 1988

1. Logikanalysesystem

Bearbeitung durch: Sektion 09, Prof. Cimander

Ergebnisform: Beistellgerät zu A7150 gekoppelt über schnelles
paralleles Interface mit A7150 in den zu diesen Zweck
die spez. Interfacekarte gesteckt wird.

Technische Daten:

- max. 80 Kanäle bei bis 25 MHz Zeit- und Zustandsanalyse
- max. 20 Kanäle bei 100 MHz Zeitanalyse
- gemischte Betriebsweise bei 25/100 MHz

Kanalzahl

25 MHz	80	64	48	32	16	-
100 MHz	-	4	8	12	16	20

- div. Triggermöglichkeiten (erweitert gegenüber LA 32/20)
- interne oder externe Taktgabe

Nutzung der Ergebnisse:

Kleinserienfertigung in ZWGB ab 1989

2. Meßsystem für Hochgeschwindigkeitselektronik

Bearbeitung durch: Sektion 09, Prof. Elschner

Ergebnisform: Beistellgerät zum EC 1834 gekoppelt über schnelles
paralleles Interface mit EC 1834, in den zu diesem
Zweck die spez. Interfacekarte gesteckt wird.

Technische Daten:

- mehrkanalige Single-Shot- oder Mehrfachmessung von Impulszeit-
parametern mit einer Auflösung von etwa 100ps
- stückweise Rekonstruktion des Amplituden-Zeitverlaufs von ultra-
schnellen Signalen
- mehrkanalige Stimulierung des Testobjektes mit schnellen Testfolgen
(bis 500MHz)
- vielseitige Triggermöglichkeit
- Transientenrecorderfunktion, 8 bit, 20 MHz.

Nutzung der Ergebnisse:

Kleinserienfertigung im ZWGB ab 1989

3. Partikelanalysesystem

Bearbeitung durch: Sektion 15, Prof. Heidenreich

Ergebnisform: wie 2.

Technische Daten:

- anzahlmäßige Verteilung der Partikelgröße in einer Flüssigkeit dispergierter Körner, Tropfen oder Blasen in Bereich:
1,5... 290µm mittels Extinktionsmesser
0,15... 30µm mittels Streulichtsensor (Laser)
- ausschließlicher oder wechselseitiger Betrieb mit Extinktions- und/oder Lasersensor

Nutzung der Ergebnisse:

Kleinserienfertigung in ZWGB ab 1989

4. Präzisierung der Aufgabenstellung für die 1. Etappe des Themas „Hard-/Softwarekomponenten zur Experimentautomatisierung“

Bearbeitung durch: Sektion 09, Prof. Töpfer

Ergebnisform: Leiterkarte MNS-16-kompatibel

Technische Daten:

- 16-Kanal-Analogwerteingangs (Differenzeingänge) galvanisch getrennt
- programmierbarer Verstärker 10 mV...1V
- integriertes Umsetzverfahren 12 bit/20ms
- mit eigenen uP und Speicher

Nutzung der Ergebnisse:

Kleinserienfertigung in ZWGB ab 1989

5. Schnelles 8Bit-Linieninterface

Bearbeitung durch: Sektion 9, Prof. Elschner

Ergebnisform: Leiterkarte für EC1834

Technische Daten:

- 8 bit Datenleitungen bidirektional, 3 Steuerleitungen (Daten/ Adressen, Lesesignal, Schreibsignal)
- 200kByts/s Datenübertragungsrate
- hohe Störsicherheit mittels TTL-Differenzsignales
- MS-DOS Gerätetreiber-Software
- 96 pol. (direkter o.) indirekter Steckverbinder

Nutzung der Ergebnisse:

Kleinserienfertigung in ZWGB

Das ZWGB wirkt an der Lösung dieser Aufgaben mit einer differenzierten kleinen Kapazität mit, insbesondere um eine weitgehende problemlose Überleitung in den Wissenschaftlichen Gerätebau ab 1989 zu ermöglichen.

Wir sind bemüht, die Übernahme weiterer Leistungen durch die Sektionen für den Themenkomplex Laborautomatisierung zu initiieren.

DN. (MLISTE)

Anlage 1 zum Protokoll Nr. A4
des Koordinierungsrates WGB

Modulliste zum LAS700 (Stand 09/88)

Folgende Module (Baugruppen) befinden sich in Entwicklung bzw.
Fertigungsüberleitung:

1. Ergänzungs-Slots zu den PC's IBM/XT, IBM/AT und EG1834:

Universelle Baugruppen

Bezeichnung	Bus	Techn. Angaben	Entw.-Stand	verantwort.	Einrichtung
Universal-LP1	IXT	IIC-Raster	Fertigungsunterlagen vorhanden, bereits je 30...	ZWG ER	I
Best.-Nr. 2016	I	I	I	I	I
Universal-LP2	IAT	IPunkt-Raster	35 Stueck gefertigt	ER	I
Best.-Nr. 2095	I	I	I	I	I
Universal-LP3	IEC	IPunkt-Raster	I	ER	I
Best.-Nr. 2096	I	I	I	I	I
Adapter1 fuer IK1520-BG	IXT	IAnschluss einzelner BG, die ueber I/O- Adr. bedienbar sind (u.a. VIS 3, IRAF 512), ohne Treiber	ISchaltung erprobt, z.Zt. Digitalisierung, Muster 09/88	ER	I
Adapter2 fuer IK1520-BG	IXT	IBusadapter IK1520-PC/XT bzw. EC1834	ISchaltungskonzeption vorhanden, Digitalisierung 09/88	ZWG V	I
Spezielle Baugruppen					
DMA-Adapter fuer SPD 100	IEC	IAnschluss des IDAP ueber 8 bit Datenbus, 3 bit Adressbus, 5 bit Steuerbus, jeweils gepuffert ueber Treiber	IMuster liegen vor (K5/0:12/88), auch nutzbar fuer andere Aufgaben durch Pkt.-Rasterfeld	ZWG DE2	I

IBezeichnung	IBus	ITechn. Angaben	IEntw.-Stand	Iverantwort.	I
I	I	I	I	IEinrichtung	I
IDigitale Sig-	IAT	IADU 12 bit/1 us	IUebernahme einer	I ZWG	I
Inalverarbei-	I	I mit nachge-	I Entwicklung des	I G	I
Itungseinheit	I	I ordnetem	IZKI (Funktions-	I	I
I	I	I U320T20, fuer	Imuster), belegt	I	I
I	I	I Grundsatzunter-	I2 Slots	I	I
I	I	I suchungen zur	I	I	I
I	I	I DSV mit DSP	I	I	I
IDMI-Adapter	IEC	I 12 bit, mit	IMuster 09/8	IZWG	I
Ifuer EDR 288	I	IZwischenspei-	I	IS	I
I	I	I cher, gepuffert,	I	I	I
I	I	I zur schnellen	I	I	I
I	I	IMesswerteingabe	I	I	I
I	I	I ueber DMA-Kanal	I	I	I
I	I	I mit Inkremen-	I	I	I
I	I	Itierung der	I	I	I
I	I	I Adressen	I	I	I
IPROLAN-	IEC	I Intelligente	IMuster ab III/88	IHSWW	I
IAdapter	I	I Interface-BG	INachnutzung	I	I
I	I	I fuer PC-PRO	Ifuer ZWG	I	I
I	I	I mit Schnitt-	I beantragt,	I	I
I	I	I stellen fuer	IPkt.-Rasterfeld	I	I
I	I	I ISCOM.LAN, V.24	I gestattet auch	I	I
I	I	I oder Feldbus	I andere Anwen-	I	I
I	I	I (TUM)	I dungen	I	I
I	IEC	I desgl. mit V.11	I Variante fuer	IHSWW	I
I	I	I	IZFT Nachrichten-	I	I
I	I	I	I elektronik	I	I
I	I	I	IMuster IV/88	I	I
IDigitale Ein-	IXT	I 24 programmier-	IMuster vor-	I FSU	I
Igabe	I	I bere TTL-Ein/	I liegend, mit	I	I
I	I	IAusgaenge	IImport-IS I 8255I	I	I
IIEC-An-	IXT	I IEC-Interface	IMuster II/89, in	I FSU	I
Ischluss	I	I fuer EC1834 und	I Abstimmung mit	I	I
I	I	I anschliessbare	IMKD	I	I
I	I	IGeraete	I	I	I
IADU/DAU	IXT	I ADU:10bit/30us	IMuster I/89,	I IHM	I
ILC8681	I	IS & H, +5V, 8 Ka-	IFertigung bei	I ZEG	I
I	I	I naele, DAU:12bit	IIHM/ZEG	I	I
IADU	IXT	I B/10bit/1 us,	IMuster I/89, Fer-	I IHM	I
ILC 8982	I	IS & H, +5V	Itigung bei IHM	I ZEG	I
I	I	I	IIHM/ZEG	I	I

Bezeichnung	Bus	Techn. Angaben	Entw.-Stand	verantwort.	Einrichtung
IADU	IXT	I12 bit/30 us,	I	I IHM	I
ILC 8683	I	IS & H, +5,	I	I ZEG	I
I	I	I16 Kanäle	I	I	I
IADU	IXT	I14 bit/320ms	Iz.Z.als Diplom-	I IHM	I
ILC 8684	I	I+2, 20, 100V,	Iarbeit, Verserie-	I ZEG	I
I	I	Ipotentialfrei	II/90	I	I
IInterface	IXT	IUniverselles	IEntwicklungsar-	I TUD	I
IBG	I	Ischnelles byte-	Ibeiten aufge-	I ZWGB	I
I	I	Iserielles	Inommen	I	I
I	I	IInterface,	I	I	I
I	I	I200 KByte/s	I	I	I
ICAMAC	IXT	Izum Anschluss	IMuster III/89	I ZfK	I
IAdapter	IEC	Ivon CAMAC-Cra-	I	I WED	I
I	I	Ites ueber den	I	I	I
I	I	I"Branch High	I	I	I
I	I	IHigh Way" nach	I	I	I
I	I	IEUR 4600	I	I	I
IBus-Expander	IEC	Izum Anschluss	IMuster 1988 von	IBWS	I
I	I	Ivon Beistell-	IRED/E2 zugesagt	I	I
I	I	Igefassen usw.	I	I	I

(handschriftliche Ergänzungen):

HERKULES- 348x740 Pixel Muster:7/89

KARTE

BUS: EC: indirekte Steckverbinder EC1834
AT: direkter Steckverbinder IBM-AT
XT: direkter Steckverbinder IBM-XT

2. Module fuer den AMS-M-Bus (MMS16) mit doppelten Europakarten-Format

I	I	I	I	I
I	I	I	I	I
I	I	I	I	I
I	I	I	I	I
ICAMAC-Anschlusssteuerung I5250.0110 I	Izum Anschluss von ICAMAC-Crates ueber Iden "Branch High Way" nach EUR4600 an Iden A7150	IHandverdrahtete IMuster, Entwurf Ifuer MLL liegt Iovor. I	IZfK-WED I I I I	I
IMikrorechner-Ikoppelkarte I8 Bit MKR-8, I5250.0120 I	Izum Anschluss von I8-Bit-MR-Systemen I(z.B. K1520, MPS) Iohne CPU-Karte an Iden A7100/A7150	ILabormuster 3/89 IFertigungsueber-I Ileitung IV/89 I I I	IZfK-WED I I I I	I
IAnalogwert-Ieingabe IAE 5250.0115 I	I16 analoge Eingaben, Ieinstellbare Ver-Istaerkung, Umwandlung I I2Bit/3Sus	ILabormuster er-Iprobt I I I	IZfK-WEA I I I I	I
IController Ifuer Lokales INetz I"Ethernet" IULANC/A I5250.0125 I	I10MBit/s-CSMA/CD IIntellig. Slave I(128 KByte DPR, 8MHz I80186, 82586, 82501 I I I	ILabormuster er-Iprobt, z.Z. IDigitalisierung I I I I	IZfK-WED I I I I	I
IUniversal-Lp I5250.0130 I	IPunktraster I	IMuster I/89 I I	IZfK-WED I I	I
IIFLS-An-Ischlusssteuerung Ierung I	Izum Anschluss von IPC's an Audatec I I	IK5/1989 I I	IGRW Teltow/ IZfK-WED I I	I
IAnalogwert-Iausgabe IDigitale IEin-/Aus-Igaenge I	I4 Analogausgaenge I24 digitale E/A I I I I	IEntwicklungsbe-Iginn 1989 I I I I	IZfK-WED I I I I	I
IIEC-Bus-An-Ischlusssteuerung Ierung I	IAnschluss des A7100/I7150 an den IEC-Bus I I	I I I	IFSU Jena/ ILAURA I I	I

3. Sonstige Module

I	I	I	I	I
I	I	I	I	I
I	I	I	I	I
I	I	I	I	I
IArbeitsplatz-Icomputer-Ikoppelkarte IACK.5247 I	ITreiber fuer K1520-IBus zum Anschluss an IMRK-8, 5250.0120 Iueber Kabel	ILabormuster 3/89 IFertigungsueber-I Ileitung IV/89 I I	IZfK-WED I I I I	I
IArbeitsplatz-Icomputerkop-Ipelkarte IACK 4944-122 I	ITreiber fuer IMPS4944-Bus zum An-I schliessen an MRK-8, I5250.0120 ueber IKabel	IEntwicklungs-Ibeginn 1989 I I I	IZfK-WED I I I I	I

Ansprechpartner

I				I
IZWG/ER	IKoll. Dr. Gruppæ	IBerlin	6743382	I
I	IKoll. Dr. Quednow	I "	6744756	I
I	I	I		I
IZWG/V	IKoll. Riedel	IBerlin	6744671	I
I	I	I		I
IZWG/DE 2	IKoll. Werner	I "	6744258	I
I	I	I		I
IZWG/G	IKoll. Dr. Luedge	I "	6742884	I
I	I	I		I
IZWG/S	IKoll. Manek	I "	6743914	I
I	I	I		I
IIHS	IKoll. Boettcher	IRostock	57342	I
I	I	I		I
IFSU/LAURA	IKoll. Hofmann	IJena	8225626	I
I	I	I		I
IIHM/ZEG	IKoll. Roehr	IMittweida	58467	I
I	I	I		I
ITUD/ZWGB	IKoll. Dr. Naumann	IDresden	4630	I
I	I	I		I
IZfK/W	IKoll. Dr. Peters	IDresden	5912086	I
I	I	I		I
IBWS	IVEB Robotron Buero-	I		I
I	Imaschinen Sommerda	I		I
I				I